Ausstattung

Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM

Abteilung High Density Interconnect & Wafer Level Packaging & All Silicon System Integration Dresden ASSID

Wafer Level Packaging Line

Wafer Level Packaging Line  

800 m² Reinraum (Klassen 10 bis 1000), 4’’, 6’’ und 8’’, Prototyping-Ausrüstung für einige Anwendungen auch auf 300 mm

  • Dünnfilm-Abscheidung (Sputter and Evaporation)
  • Photolithographie (u. a. Photolacke, Polymere, Spray-Coating)
  • Galvanik-Bumping, Leiterbahnen und Füllen von Durchkontaktierungen (Cu, Ni, Au, AuSn, SnAg, PbSn)
  • Nasschemische Prozesse (Ätzen, Reinigen)
  • Waferbonden (Support-Wafer, Handhabung dünner Wafer)
  • Silizium-Plasmaätzen (Durchkontaktierungen, Kavitäten)