Prozess- und Produktentwicklung

Chip on Board

Drahtbonden und Verkapseln

Drahtbonden und Verkapseln

PC-Karte

PC-Karte

Bei der Chip-on-Board (CoB)-Technologie werden ungehäuste Halbleiter (Bare Die) direkt auf der Leiterplatte montiert und mittels Drahtbonden kontaktiert. Ihren Ursprung hat die CoB-Technologie in Massenanwendungen geringer Komplexität. Das Verfahren ist daher bewährt und weist bei geringen Fertigungskosten ein hohes Miniaturisierungspotenzial auf. Ein weiterer Vorteil ist die im Vergleich zum konventionellen Surface-Mounted-Device (SMD)-Prozess geringere Anzahl an Verbindungsebenen. Als Leiterplattenmaterial kommt in der Regel Standardmaterial mit einem bondbaren Ni/Flash-Au-Metallisierungsfinish zum Einsatz. Zur Montage des Halbleiters auf der Leiterplatte werden in der Regel Kleber auf Epoxy-Basis verwendet. Die Kontaktierung erfolgt mittels Drahtbonden. Zum Schutz vor Umwelteinflüssen wird der Bare Die abschließend mit Glob-Top-Materialien verkapselt.

Zunehmend finden CoB-Technologie bei komplexen Aufgabenstellungen Anwendung. Um den damit gestiegenen Anforderungen gerecht zu werden, wird derzeit intensiv an folgenden Fragestellungen gearbeitet:

  • Entwicklung von zugleich bond- und kleb- oder lötbaren Leiterplattenmetallisierungen: Au-, Al- und Cu-bondbar, kleb- und lötbar
  • Entwicklung SMD-kompatibler Prozessabläufe: Verringerung der Temperaturbelastung von (Die-) Kleber und Glob-Top-Vergussmasse im Reflowlötprozess, Vermeidung von Kontaminationen der Bondflächen durch den SMD-Prozess
  • Erwerb eines besseren Verständnisses für die Wechselwirkungen zwischen Oberflächeneigenschaften (Rauheit, Kontaminationen, Oberflächenenergie, Metallisierungsschichtdicke, Schwingungsverhalten) und Montageprozess
  • Nutzung des produktiveren Au-Ball/Wedge-Verfahrens für COB-Prozesse mit hochpoligen Bare Dies
  • Entwicklung neuer Drahtmaterialien für bessere Prozesskompatibilität: Al-Legierungen mit verringerter Entverfestigungsneigung
  • Beschreibung und Untersuchung von Fehlermechanismen: Feuchteaufnahme der Glob-Top-Materialien, Risseinleitung bei Erwärmung durch Unterschiede im thermischen Ausdehnungskoeffizienten von Leiterplatte, Chip und Glob-Top-Material, Migrationseffekte/Dendritenwachstum, Kontakt-/Interfaceversagen unter Verkapselungsmaterialien
  • Steigerung der Temperaturbelastbarkeit von Materialien, Komponenten und Technologien: Auslegung für Temperaturen > 160 °C bis hin zu 250 °C
  • Entwicklung von preiswerten, fertigungstauglichen Methoden zur Qualitätsprüfung