Prozess- und Produktentwicklung

Einbetten

Embedding PCB Technologies for Power Electronics
© Fraunhofer IZM | Volker Mai

Unter dem Begriff Einbetten versteht man die Bauteilintegration vor allem von Chips in die Leiterplatte. Das Einbetten von aktiven und passiven Komponenten in Laminatmaterialien bietet eine Vielzahl von Vorteilen im Vergleich zur konventionellen Gehäusetechnologie.

Mehr Info:
Neben der Herstellung flacher und planarer Module, die sich auch zu 3D-Systemen stapeln lassen,  können eine niedrige Induktivität der elektrischen Verbindungen realisiert und Abschirmlagen integriert werden. Aufbauend auf Standard-Leiterplattenprozessen lassen sich durch direktes Ankontaktieren der eingebetteten Bauteile per Mikrovia und Kupfermetallisierung exzellente elektrische Eigenschaften und eine hohe Zuverlässigkeit erreichen. Die verwendeten Einbett-Techniken verbinden die Vorteile der Standard-Leiterplattenherstellung mit der hochpräzisen SMT-Bauteilbestückung. Im Allgemeinen werden zwei grundsätzliche Ansätze der Bauteilmontage unterschieden: „Face down“ – der Chip wird mit den Kontaktflächen nach unten – vergleichbar eines Flip Chips –  montiert und „Face up“ – der Halbleiterchip wird mit den Kontakten nach oben montiert, vergleichbar einer Montage für die Drahtbondkontaktierung. Das daraus resultierende Gehäuse ist ähnlich, jedoch gibt es Unterschiede der Eignung für verschiedene Anwendungen.

Face-down-Montage
Bei der „Face-down“-Methode wird der Chip, dessen  Kontaktflächen nach unten zeigen,  mit einem nicht leitenden Klebstoff auf einer dünnen, vorstrukturierten Kupferfolie fixiert. Nach Auflegen einer Resin Coated Copper Foil (RCC) oder eines Prepreg lässt sich der so eingebettete Chip verpressen. Die elektrischen Kontakte werden anschließend über Microvias erzielt. Diese lassen sich, wie in der konventionellen Leiterplattentechnologie, mittels Laserbohrung, Bohrlochreinigung, -aktivierung und galvanischer Kupferabscheidung erzeugen. Abschließend wird das Leiterbild durch Strukturierung der Kupferschicht auf der Substratoberfläche mithilfe Fotolithografie und anschließendem Ätzen erreicht. Die so hergestellten Substrate mit eingebetteten Chips können wie eine Standard-Leiterplatteninnenlage zu Multilayern weiterverarbeitet werden. Die „Face-down“-Methode findet bereits eine breite Verwendung  in der Serienfertigung, sie eignet sich insbesondere für Bauteile mit geringen Kontaktabständen.

Face-up-Montage
Bei der vom Fraunhofer IZM entwickelten „Face-up“-Technik handelt es sich um eine rückseitige Montage des Chips. In ihren Prozessschritten entspricht diese Technologie den Abläufen der „Face-down“-Methode. Unterschiede ergeben sich jedoch durch die Orientierung des Chips in der Leiterplatte und der daraus resultierenden Kontaktierung. Da diese durch das Einbettmaterial und nicht über die Kupferfolie erfolgt, ist das Substrat nicht auf die Folie limitiert, sondern es können unterschiedliche Materialien, wie beispielsweise Dickkupfer oder vorstrukturierte Innenlagen, verwendet werden. Weiterhin ist das großflächige Ankontaktieren des Chips auf dem Substrat keinesfalls auf nicht leitfähige Klebstoffe begrenzt, zum Einsatz kommen auch leitfähige Materialien, wie elektrisch leitende Klebstoffe, Lotverbindungen oder Sintermaterialien. Die „Face-up“-Technik eignet sich besonders gut für die Einbettung vertikaler Bauelemente, wie Leistungs-MOSFET oder IGBT und Dioden.

Forschung und Entwicklung
Das Fraunhofer IZM arbeitet intensiv an der Entwicklung von Verfahren zur Einbettung elektronischer Bauelemente in Leiterplattenstrukturen, wie der Untersuchung von neuen Basis- und Verbindungsmaterialien oder der Entwicklung von Prozessen zur Herstellung von Feinstleitersubstraten. Derzeit befinden sich folgende Themen im Fokus der Forschungstätigkeiten:

  • Untersuchung von neuen Materialien:  Analyse von Basismaterialien mit hoher Glasübergangstemperatur (Tg) und niedrigen Ausdehnungskoeffizienten
  • Untersuchung von neuen Materialen für Leistungselektronikanwendungen: Analyse von Basismaterialien mit hoher thermischer Leitfähigkeit und guter elektrischer Isolation
  • Entwicklung neuer Materialien für den Bereich Die attach: Herstellung thermisch und elektrisch leitfähiger Verbindungsmaterialien z.B. Silbersinterpasten, die im Niedrigtemperaturbereich und ohne Druck arbeiten
  • Herstellung von Feinstleitern mittels Semi-Additivverfahren: Verringerung der Leiterbahnbreite und des Leiterbahnabstandes von derzeit 50 µm auf 15 µm
  • Kontaktierung von Halbleiterchips: Verringerung des Kontaktrasters von derzeit 120 µm auf  bis zu 50 µm
  • Modul- und Gehäuseentwicklungen von mehrlagigen Aufbauten: Entwicklung von eingebetteten Bauteilen  mit mehreren Lagen für eine maximale Miniaturisierung

Methoden und Equipment
Zur Prozessentwicklung bedient sich das Fraunhofer IZM zerstörender und zerstörungsfreier Analysemethoden. Hierzu gehören Untersuchungen mittels Lichtmikroskopie, Rasterelektronenmikroskopie (REM) oder  Röntgen-Computertomographie (Röntgen-CT).

Neben diesen Analyseverfahren stehen Methoden zur Mikrostrukturanalyse wie das FIB (Focused Ion Beam) zur Verfügung. Ferner verfügt das Institut über einen Flying Probe Tester (FPT) mit 6 Nadeln, um elektrische Fehler zu ermitteln.

Weiterhin bietet das Fraunhofer IZM Unterstützung bei:

  • Auswahl und Qualifizierung von Prozessmaterialien
  • Maßgeschneidertem Prototypenaufbau
  • Zuverlässigkeitsuntersuchungen von Prototypen
  • Prozesstransfer

Dabei wurde im Institut eine Prozesslinie zur Umsetzung und Weiterentwicklung des Verfahrens aufgebaut, diese ermöglicht die Realisierung einer durchgängigen Prozessierung von Substraten mit einer maximalen Größe von 610 mm x 456 mm. Die komplette Prozesslinie umfasst folgende Einzelschritte:

  • Hochpräzise Bauteilbestückung
  • Vakuumlaminierpresse zur Herstellung von Mehrlagenaufbauten und Einbettung von Bauelementen
  • UV Laserbohren und Strukturieren
  • Mechanisches Bohren und Fräsen
  • Photolithographische Strukturierung mittels Laser-Direkt-Belichtung unter Verwendung von Trockenfilm-Photolacken
  • Horizontale Sprühentwicklung von Feinstleiterstrukturen
  • Horizontales Sprühätzen und Photolackentfernung
  • Automatische und manuelle Galvanikanlagen


Arbeitsgruppe

Einbettung und Substrate

Die Arbeitsgruppe Embedding & Substrate Technologies beschäftigt sich mit der Entwicklung neuer Herstellungsverfahren für organische Substrate und der Einbettung von Komponenten in Substrate.

Forschungsschwerpunkt

Panel-level Packaging

Das Fan-out Panel Level Packaging ist DIE Fertigungstechnologie mit dem höchsten Marktpotenzial.