Geschäftsfelder

Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM

Semiconductors & Sensors

Die 3D-Integration von elektronischen Komponenten ermöglicht die Realisierung von komplexen, heterogenen System-in-Package-SiP-Lösungen.

Die entscheidenden Vorteile, die sichaus einem 3D-Systemaufbau ergeben, sind:

  • Hoher Miniaturisierungsgrad und verbesserter Formfaktor
  • Leistungssteigerung und erhöhte Energieeffizienz durch höhere Signalgeschwindigkeiten sowie größere Bandbreiten in Folge deutlich geringerer Leitungslängen
  • Multifunktionalität durch die heterogene Integration von Komponenten unterschiedlicher Herstellungstechnologien (Sensor, Speicher, ASIC und Transceiver)
  • Systempartitionierung
  • Schnellere Produktumsetzung (Time-to-Market)
  • Kostenreduktion durch Parallelisierung von Aufbautechniken

Das Fraunhofer IZM bietet seinen Kunden eine geschlossene Umsetzungskette – von der Konzeption, Prozessentwicklung, Charakterisierung bis hin zur Zuverlässigkeitsbewertung sowie Prototyping von 3D-Systemen. Dabei stehen alle notwendigen Prozesse für die Realisierung von Wafer-Level-Packages inklusive der Formierung von Through-Silicon-Vias (TSVs) zur Verfügung. Den unterschiedlichen Anwendungsprofilen entsprechend werden 3D-Systeme, u.a. Bildsensoren, Sensorknoten, eGrains, für verschiedenste Applikationsfälle aufgebaut und charakterisiert. In enger Kooperation arbeitet das Fraunhofer IZM mit Anlagen- und Materialherstellern an einer ständigen Verbesserung der Technologien.

Hermetisches Verkapseln von MEMS-Komponenten

Through-Silicon-Via-Technologien bieten attraktive Vorteile für die Integration mehrerer Bauelemente wie beispielsweise Sensoren, ASICs, Speichern und Transceivern in einer gestapelten Architektur mit exzellenter elektrischer Leistung und kleinem Formfaktor.

Mit Partnern aus Industrie und Forschung entwickelt das Fraunhofer IZM Basistechnologien für kostengünstige, miniaturisierte, hybride Mikrosysteme auf Waferebene. Hierfür werden Standardtechnologien wie Umverdrahtung, TSV-Formierung und Wafer-zu-Wafer-Bonden kombiniert, um vielseitige Ansätze für das hermetische Wafer-Level-Packaging von MEMS-Komponenten zu erhalten. Einige dieser Forschungsarbeiten fanden innerhalb des EU-Projektes »Go4Time« statt, das innerhalb des 7. FRP gefördert wurde. Ziel des Projektes war es, neue Fertigungskonzepte für hochstabile, generische, kostengünstige Zeitgeberkomponenten zu entwickeln, die autark sind und sich für portable Telekommunikationssysteme wie Mobiltelefone eignen. Ein wichtiger Meilenstein im Projekt war die Fertigung eines MEMS-Packages auf Waferebene, welches aus aktiven CMOS-Wafern mit vertikalen kupfergefüllten TSVs und gebondeten Kappenwafern für das hermetische Versiegeln der Resonatorkomponenten besteht.

Social Bookmarks