Flexible Elektronik ist ein Enabler für eine Vielzahl an Anwendungen: Vom Sensorpflaster, Wearables, intelligente Verpackungen bis hin zu Robotik und Mensch-Maschine-Schnittstellen. Bislang erschweren jedoch starre oder zu dicke Chipgehäuse die Integration elektronischer Funktionen in weiche, gekrümmte und flexible Oberflächen. Im Projekt CFP entwickeln das Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien EMFT, das Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM und die Yamagata University deshalb neuartige ultradünne und biegbare Chip-Foliengehäuse.

Am 17. September 2026 trafen sich die Projektpartner von Fraunhofer und der Yamagata University (YU) zu ihrem ersten technischen Austausch auf dem Yonezawa-Campus der Universität.

Im Rahmen des Projekts wollen die Forschungspartner eine durchgängige Prozesskette aufbauen – von nachhaltigen Druckmaterialien und leitfähigen Tinten über hochauflösende Leiterstrukturen und die Montage ultradünner Chips bis hin zu Verkapselung, Nachhaltigkeitsanalyse und Zuverlässigkeitsprüfung. Eine Schlüsselrolle spielt dabei die europaweit einzigartige Rolle-zu-Rolle-Pilotlinie des Fraunhofer EMFT. Das Fraunhofer IZM bringt seine über 30-jährige Packaging-Expertise in die Kooperation ein.

Der Schlüssel zur industriellen Fertigung

Ziel sind weniger als 150 Mikrometer dünne Chip Foil Packages, die elektronische Funktionen auch bei wiederholtem Biegen, Feuchtigkeit und Temperaturschwankungen zuverlässig schützen. Durch die skalierbare Rolle-zu-Rolle-Fertigung sollen sie künftig kostengünstig, ressourceneffizient und in großen Stückzahlen produziert werden. Damit schafft CFP eine wichtige Grundlage für den industriellen Transfer flexibler Elektronikprodukte.

Das Vorhaben wird durch das Fraunhofer-interne Programm ICON gefördert.