TSV-Integration

Die vertikale Anordnung von Systemkomponenten wie Logik- oder Speicherchips aber auch Prozessoren und Sensoren stellt eine effiziente Möglichkeit zur Volumenreduzierung von Systemen aber auch zur Steigerung Ihrer Leistungsfähigkeit dar.

Hierzu können die einzelnen Chips auf den Siliziumwafern mit vertikalen elektrischen Verbindungen, sogenannten Through-Silicon-Vias (TSVs) versehen werden. Zur Herstellung solcher Durchkontaktierungen werden zunächst in definierten Bereichen der Chips Löcher von deren Oberseite bis zu einer bestimmten Tiefe geätzt und nachfolgend mit einer Isolationsschicht ausgekleidet. In weiteren Prozessen werden die Löcher vollständig mit Kupfer aufgefüllt und über Leiterbahnen mit den Anschlüssen der Chips verbunden. Im weiteren Verlauf des Prozesses können Mehrlagenverdrahtungen sowie Anschlussstrukturen für die Montage von anderen Systemkomponenten auf der Wafervorderseite angelegt werden. Durch eine anschließende Abdünnung des Bulksiliziums auf der Rückseite der Chipwafer werden die Kupferkontakte freigelegt und nachfolgend über Leiterbahnen und Padstrukturen ankontaktiert. Sämtliche Strukturierungsprozesse werden lithografisch über Masken definiert, wodurch die TSVs aber auch die Verdrahtungslagen innerhalb der geltenden Designregeln vollständig kundenspezifisch hergestellt werden können.

Das beschriebene Verfahren eignet sich weiterhin zur Herstellung von TSVs in passiven Siliziumwafern, wodurch sogenannten passive Siliziumzwischenträger oder auch Interposer hergestellt werden können. Solche passiven Träger werden hauptsächlich als Adapter zwischen den hochdichten Anschlüssen integrierter Schaltkreise, wie Prozessoren und Speicher und den derzeit gängigen organischen Zwischenträgern verwendet. Die Interposer dienen hierbei als Trägerelemente, welche die ICs auf einer Seite aufnehmen und über feinste elektrische Mehrlagenverdrahtungen miteinander verbinden. Signale, die zur nächsten Systemeben geführt werden müssen, werden über die TSVs auf die Rückseite geleitet und nachfolgend über angepasste Kontaktstrukturen den organischen Trägersubstraten zugeführt.

Forschungsschwerpunkte

  • High-density Cu-TSV-Technologie (via-last, via-middle, backside via-last) für aktive Bauelemente und Interposer
  • Cu-TSV-Füllen mittels high-speed ECD
  • Evaluierung und Qualifizierung neuer MAterialien für die Isolierung
  • Barrier / Seed und TSV-Füllen
  • Optimiertes Via-Reveal

Technologische Kompetenzen

  • Cu-TSV integration in aktive CMOS-Device-Wafer
  • TSV-Prozessintegration: via-middle/ via-last TSV, back side via-last
  • Dry-Etch / Wet-Cleaning
  • Oxide-Liner-Deposition
  • Barrier/seed-Layer-Deposition (PVD), MOCVD, Ti, TiN, Ta, Cu
  • TSV-Metallisierung: Cu-ECD
  • Metal-Anneal bis zu 400°C
  • Front side / back side Contact-Formation
  • typ. Design-Guidelines (Durchmesser/ Tiefe):
    • min. 5 μm / 50 μm
    • typ. 10 μm / 120 μm
    • 20 μm / 120 μm
    • Backside TSV (Cu-liner) bis zu 250 – 700 μm Tiefe