Fan-Out Wafer-Level-Packaging

Das Einbetten von Chips in eine Moldmasse und die Anwendung von Wafer-level-Technologien auf derartigen Substraten ist ein hochaktuelles Thema. Hierbei bietet diese Technologie nicht nur Lösungen, um die Lotkontakte von Einzelchips zu entzerren, sondern ebenso einen Ansatz, um heterogene Chiptypen in einem Package auf engstem Raum mit höchster Kontaktdichte zu integrieren.

Hierzu wurden Demonstratoren für Industriepartner aufgebaut. Die elektrischen Verbindungen zwischen den Chips werden dabei direkt in einer Dünnfilmumverdrahtung realisiert, wodurch parasitäre Effekte im Vergleich zu konventionellen Aufbauten durch die Vermeidung von Drahtbonds oder Bumps minimiert werden. Diese Eigenschaften machen das Einbetten insbesondere auch für Hochfrequenzsysteme attraktiv. Die niedrige Glasübergangstemperatur der derzeitig verwendeten Moldmassen erfordert jedoch eine durchgängige Niedrigtemperaturprozessierung bei der Realisierung der Umverdrahtungsebenen, was durch ein photosensitive Trockenfilmdielektrikum zum Aufbau der dielektrischen Lagen realisiert werden kann.

Fan-Out WLP demonstrator for RF application

Cross-section Fan-Out WLP demonstrator for RF application