Workshop  /  17.10.2018

Wafer Level Packaging & Sensor Integration

Wafer-Level-Packaging beschreibt das gesamte Technologiespektrum für die Aufbau- und Verbindungstechnik, die eine Direktmontage des IC auf die Leiterplatte ermöglicht. Im Unterschied zum reinen Wafer-Bumping sind hierzu zusätzliche Verdrahtungsebenen notwendig, die aber auch das Potenzial für eine höhere Integrationsdichte bieten wie die Integration von passiven oder aktiven Bauteilen z.B. direkt auf dem CMOS-Wafer. Die Technologie kann aber nicht nur auf CMOS-Wafer angewendet werden, sondern ist auch auf Bauelemente anderer Technologien oder auch Sensoren anwendbar.

Inhalte

  • Waferbumping und Mehrlagenmetallisierungen
  • Fan-In / Fan-Out Wafer Level Packaging
  • 2,5D / 3D Integrationstechniken
  • MEMS und Sensor Packaging
  • Wafer Level Capping und Waferbonding 
  • Montagetechniken (Chip zu Chip, Chip zu Wafer, Chip/Modul zu Substrat)
  • Herstellung und Integration von Sensoren und Sensorelementen
  • Analyse und Messverfahren