Embedding und Substrat-Technologien [EST]

Die Gruppe EST entwickelt innovative Verfahren zur Einbettung von Leistungshalbleitern (Si, SiC, GaN) in Substrate für Automotive-, Server- und Industrieanwendungen. Beim Embedding-Ansatz werden die Bauelemente präzise gesetzt und in eine Epoxid-Glasfasermatrix einlaminiert. Die elektrische Kontaktierung erfolgt über galvanisch gefüllte Cu-Vias, gefolgt von fotolithografisch strukturierten Kupferlagen.

Mit dieser Technologie lassen sich extrem kurze Verbindungen realisieren, und damit die parasitären Induktivitäten und Schaltverluste minimieren. Ein wesentlicher Vorteil ist die direkte Integration thermischer Management-Strukturen. Die resultierende stoffschlüssige Kapselung schützt die Komponenten optimal und ermöglicht hochkompakte Power-Module mit exzellenter thermischer und mechanischer Zuverlässigkeit.

Die Embedding-Technologie ermöglicht die Realisierung hochintegrierter, heterogener Systeme für RF-, Analog- und Digitalanwendungen wie z.B. 5G oder Radar. Hier setzten die Entwicklungen der Gruppe EST an. Mittels Vakuum-Laminieren werden Halbleiterchips (z. B. GaAs, SiGe) oder komplexe Schaltkreise mit unterschiedlichen SMD-Komponenten direkt in Multilayer-Leiterplatten eingebettet. Die Materialauswahl (Cores und Prepregs) erfolgt dabei anwendungsspezifisch hinsichtlich dielektrischer Eigenschaften, thermischer Stabilität oder mechanischer Charakteristik.

Wesentliche Vorteile sind die massive Steigerung der Funktionsdichte, verbesserte Signalintegrität durch minimierte Interconnect-Längen sowie eine erhöhte Systemrobustheit. Die Außenlagen bleiben für die konventionelle Bestückung verfügbar, was komplexe System-in-Package (SiP) oder gestapelte (PoP) Architekturen ermöglicht. Diese Technologie optimiert die Performance signifikant und bildet die Basis u.a. für zukünftige Hochfrequenz-Kommunikationslösungen.

Hochaufgelöste Kupferstrukturen (< 5 µm L/S) auf organischen Substraten ermöglichen die hochdichte Kontaktierung von Siliziumchips und Mainboards. Die Technik adressiert u.a. die steigenden Anforderungen an I/O-Dichte und Signalintegrität. Die Gruppe EST entwickelt Build-up-Verfahren mit unterschiedlichen dielektrischen Filmen (z. B. mit ABF). Mittels der Semi-Additive Prozesstechnologie (SAP) werden feinste Leiterstrukturen (2-5 µm) galvanisch aufgebaut. Bei der konventionelleren Subtraktivtechnologie erreichen wir mittels Direkt-Strukturierung (DI, maskenlose) eine Strukturauflösung im Bereich von 10-20  µm. Vertikale Kontakte (via) mit sehr kleinen Durchmessern (< 25 µm) werden mittels Laserablation oder Plasmaätzen realisiert. Zudem entwickelt die Gruppe EST technologische Bausteine für eingebettete Cu-Strukturen (Damaszene-Technik).

Diese Technologien steigern die Verbindungsdichte gegenüber konventioneller Subtraktivtechnik massiv und minimieren Signalverluste sowie Bauraumbedarf z.B. in tragbaren Systemen (Wearables) und Hochleistungssystemen.

Die Technik der Glassubstrate adressiert die physikalischen Limitationen organischer Kernmaterialien bei großflächigen High-End-Packages (>100 mm), etwa für KI-Beschleuniger. Glas bietet überlegene Dimensionsstabilität (minimale Warpage) und eine extrem glatte Oberfläche für ultra-feine RDL-Strukturierungen. Die Gruppe EST realisiert Glassubstrate unter Nutzung von Through Glass Vias (TGV) auf Basis der Laser-Induced Deep Etching (LIDE) Technik. Die Metallisierung erfolgt durch Verfahren wie Sputtern oder chemische Abscheidung mit anschließender galvanischer Cu-Füllung oder Bottom-Up Prozesse. Anschließend werden Umverdrahtungslagen auf Basis von ABF oder ungefüllter Dielektrika realisiert.

Als ultrastabile Basis ermöglicht Glas höchste I/O-Dichten und verbesserte Signalintegrität unter hohen thermischen Lasten.

Durch die präzise Prozessierung lassen sich signifikante Performance-Vorteile gegenüber konventionellen organischen IC-Substraten erzielen.

Die Embedding Technologie ist eine Kernkompetenz der Arbeitsgruppe. Dabei unterscheiden wir zwischen dem SMD-Embedding und dem Bare-Die-Embedding.

Beim SMD-Embedding werden auf eine oder mehrere Innenlagen der Leiterplatte unterschiedliche SMD-Komponenten, z.B. Passive, QFNs oder FPGAs, montiert und anschließend in den Leiterplattenaufbau laminiert. Das ermöglicht neben anderen Vorteilen ein erhebliche Größenreduktion und gleichzeitig erhöhte Robustheit der solcher Systeme.

Für das Bare-Die-Embedding werden Chips zunächst auf ein anwendungsspezifische (z.B. Power oder HF) Innenlage montiert, in die Aufbaulage der Leiterplatte laminiert und anschließend mittels Mikrovias kontaktiert. Neben der Robustheit dieser Aufbauten sind hier insbesondere die kurzen Leiterzüge und die damit einhergehende erhöhte Performance technisch vorteilhaft.

Anwendungsfelder

• SMDs, prepackaged Komponenten wie QFNs
• bare dies: HF, III/V Chip, Power

Produktionsformate:

• Vollformate 18“x24“: 610 x 457 mm²
• Viertelformat 9“x12“: 303 x 227 mm²

Spezifikationen:

• Auflösung Liniinezüge: >= 20 µm L/S
• Blind Via: >= 50 µm
• Lagenzahl: <= 10
   

Im EU-geförderten Projekt SPIDER werden zum ersten mal – bisher nur als einzelnes Element mit Labor-Peripherie  demonstrierte - Majority-Logikgatter auf Basis von magnetischer Spinwellen-Interferenz für eine reale Anwendung genutzt. Um einen n-Bit-Addieren zu realisieren, wurde ein hoch-performanter organischer Interposer als Interface zwischen einem eigens entwickelten CMOS-Chip und einem Spinwellenchip mit YIG-Material auf GGG-Substrat genutzt. Dabei müssen über 30 Hochfrequenzleitungen phasenrichtig synchronisiert sein. Das entstandene Hybrid-System zeigt den Weg, wie neuartige Rechen-Plattformen, mit klassischer Elektronik integriert werden können, damit die Stärken verschiedener Systemteile kombiniert werden können.

Offizielle Website: https://spider-horizon.eu/

Die vom Fraunhofer IZM geführte Gruppe entwickelt Technologien für innovative Glaskern-Substrate (GCS), um organische Trägermaterialien zu ersetzen. Glas bietet durch seine Planarität und Stabilität entscheidende Vorteile für präzise, hochdichte Verdrahtungen und die Integration von Chips & Chiplets. Im Gegensatz zu Silizium-Interposern ermöglicht Glas großformatige Panels, was die Produktion effizienter macht. Das Projekt bildet die gesamte Prozesskette ab – von der TGV-Erzeugung bis zur Bestückung des Systems. Ziel ist eine skalierbare, industrielle Fertigung abzubilden sowie die Validierung der Zuverlässigkeit durch Demonstratoren. Aktuell kooperieren 16 Unternehmen in diesem Netzwerk, um den Wissensaustausch entlang der Wertschöpfungskette zu fördern und die zukünftige Technologie-Roadmap gemeinsam zu gestalten.

Offizielle Website: Tech News – Glass Panel Technology Group unter Leitung des Fraunhofer IZM gestartet

X-TREME 6G ist ein EU-industrieführendes Konsortium, das darauf abzielt, eine grundlegende offene Mikroelektronik-Plattform in Europa zu etablieren. Ziel ist es, disruptive Next-Generation-Chiplets und Chipsets für 6G-Anwendungsfälle zu entwerfen und zu entwickeln. Die Initiative soll das volle Potenzial von erstklassigem Silicon BiCMOS, InP und heterogener 3D-Integration für Hochkapazitäts-Radiozugänge freisetzen, einschließlich Wireless Backhaul im Sub-THz-Bereich, Joint Communication und Sensing, Non-Terrestrial-Networks und Network-as-a Sensor (NaaS). Fraunhofer Group EST entwickelt die Heterogene Verpackungsplattform für InP-PA/LNA/Transceiver und SiGe-BiCMOS-Transceiver mit Antennen-in-Package (AiP) über PCB-Einbettungstechnologien für D-Band und H-Band als mmWave Front-End-Module (FEMs). Zudem wird die PCB-Technologie Wärmeabfuhr-Lösungen für die RF-FEMs bereitstellen. Die EST Group zielt darauf ab, die FEM-Heterogenes Plattform in 18"×24“ Panels zu entwickeln, um sie in IZM’s APECS Pilot-Linie einzuführen und künftigen industriellen Transfer zu ermöglichen.

Offizielle Website: https://x-treme6g.eu/

Das EU-geförderte Projekt SPIN CHIP soll verschiedene Spintronik Bausteine, wie Speicher, Magnetfeldsensorik, Neuronale Netzwerke und direkte Hochfrequenzverarbeitung auf eine gemeinsame Plattform bringen. Im Projekt wird dabei jede Teiltechnologie deutlich weiterentwickelt und Leistungsfähiger gemacht, wobei das IZM hier den Fokus auf die hochempfindlichen kompakten Magnetfeld-Sensoren legt. Weiterhin ist das IZM im Projekt für die Entwicklung einer einheitlichen Integrationsplattform aller technologischen Bausteine und das Interface zu klassischer CMOS-basierter Logik zuständig. Das Projektziel ist es Systeme einfach aus der Kombination der Bausteine konfigurieren zu können und deren wirtschaftlichee Herstellbarkeit in Europa zu verankern.

Offizielle Website: Noch nicht aufgesetzt (Projektstart: 01.06.2026)

Integrationstechnologien für Payloadkonzept

Neben der eigentlichen Sensortechnologie werden in PROACTIF auch angepasste Integrationstechnologien entwickelt. Dabei basiert das Langbereichsradar (LLR) auf einer Kombination von Mold- Technologie für die Hochleistungs-3D-Antennen sowie einem LTCC-Keramik-Packaging für die Frontend-Integration. Dabei hat das LTCC die Aufgabe, die Verlustleistung der Verstärkerstufe des LLRs abzuführen und bietet gleichzeitige gute elektrische sowie thermomechanische Eigenschaften.

Das Nahbereichsradar (SRR) sowie die Multisensorintegrationstechnologie im Allgemeinen bedürfen neuartiger und optimierter Leiterplattentechnologie. Zusätzlich dazu erfordert die außergewöhnliche Form des Drohneninnenraums eine flexible Leiterplattengestaltung wie z.B. durch die Verwendung von Starrflex-Leiterplatten. Die flexiblen Lagen werden ebenfalls aus einem hochfrequenzbeständigen Material wie HF-PI (Polyimid) oder LCP (Liquid Crystal Polymer) oder anderen flexible Substraten auf Basis von TPU (Thermoplastisches Polyurethan) aufgebaut.

Offizielle Website: https://proactif-project.eu

Die gesamte Fertigungskapazität ist als flexible Forschungs- und Entwicklungslinie ausgelegt und mit modernem Equipment ausgestattet.

Kundenspezifisch können sowohl die Architektur der Aufbauten, die Auswahl der Materialien und selbst Parameter an den Anlagen angepasst werden und/oder durch Vorgaben aus unseren Standardprozesse erfolgen.

Forschungs- und Fertigungsaufträge werden:

• in einem digitalen Prozessmanagementsystem (PMS) definiert
• In Formaten umgesetzt, die in ESD sicheren, verschlossenen Kisten berührungsfrei transportiert werden
• digital nachverfolgt und dokumentiert

Wir verfügen über durchgängig im Haus verzahnte Bereiche:

• Galvanik (u.a. Oberflächenveredelung, Ätz-/Nasschemie),
• Substratintegration (u.a. Pressen, Bohren, Laser),
• Reinraum (u.a. Lithografie, Plasmaprozesse)

Unsere Standard Formate:

• Viertelformat: 12“ x 9“ 303 x 227 mm²
• Halbformat: 18“ x 12“ 457 x 303 mm²
• Vollformate: 24“ x 18“ 610 x 457 mm²
• SEMI-Standard: 20“ x 20“ 510 x 515 mm²

Weitere Formate auf Anfrage

Ramgraber Plating Linie 1

• Desmear (chemische Reinigung)
• Direktmetallisierung Kupfer
• DK und BV Filling
• Bondfilm

Ramgraber Linie 2

• Surface Finish wie ENIG, ENEPIG und DIG

Schmid Ätz- und Stripplinie

• Kupfer Strukturen ätzen
• Fotoresist strippen

Lemmen Anlage

• Titan und Kupfer Strukturen ätzen
• chem. Versilbern
• Braunoxid

Konntec Galvanotechnik

• Flussmittelreinigung

Analytik

• Titration
• Röntgenfluoreszenzanalyse
• Atomemissionsspektroskopie
• zyklische voltammetrische Stripping-Analyse (CVS)
• UV/Vis-Spektroskopie
• Lichtmikroskopie

Laminiertechnik
Applikation von Build-Up-, Resist- und Lötstoppfilmen

• Vakuumlaminierpresse Dynachem
• 3 Stk. Rolllaminatoren Dynachem

Digitale Lithografie
Strukturierung von Fotolacken & -Filmen

• Schmoll Ultra MDI (L/S: 2µm)
• Orbotech KLA Ultra 200 (L/S: 8/12µm)

Galvanik
galvanisch Kupfer, Resistentfernung

• LAM Research Kallisto

Sputterprozesse
Auftrag Seedlayer Ti, Cu, TiW etc.

• CREAVAC CREAMET CSL3 600 PVD

Trockenätzprozesse
Prozessierung von vias und trenches, dry desmear, dry descum

• EVATEC PNL 600 RIE Modul

Analytik
Fehleranalyse, Qualitätskontrolle

• AOI Onto Firefly
• AOI CONFOVIS Panel Inspect
• Flying Probe Tester ATG A9+
• Lichtmikroskopie

Video – Reinraum am Fraunhofer IZM 

Laserbearbeitung
Bohren von Microvias, Schneiden von Material

• Pico Blade Schmoll (UV)
• Trotec Spedy (CO2)

mechanische Bearbeitung
Fräsen, Bohren, Metall, Organik, FR4 Material

• 2 x Schmoll MX1
• Schmoll MX1 - Metall

Laminiertechnik
Einbettung von Bauteilen mit Prepregs und Herstellung Multilagen PCBs

• Laminierpresse Lauffer 125/4
• Hochtemperaturpresse Lauffer

Plasmabehandlung
Aktivierung von Oberflächen (O2) und Reinigung (Ar, CF4, N, O2)

• Nordson March PCB 800

3D Druck

• Keyenece Agilista

Analytik
Fehleranalyse, Qualitätskontrolle

• AOI | CMM IMPEX pro X3
• Flying Probe Tester SPEA 4040
• Flying Probe Tester ATG A9
• Lichtmikroskopie
• Röntgenanalyse GE Nano

Video – Reinraum am Fraunhofer IZM