Panel-Level Packaging

Die jüngsten Entwicklungen im Bereich der Systemintegration werden zunehmend von zwei bedeutenden kunden- und marktseitigen Trends befeuert. Eine Triebfeder für diese Entwicklung ist die stetig wachsende Anzahl vormals separater Funktionen, wie elektrische, optische, mechanische oder sogar biologische und chemische Abläufe, die nun in integrierte Systeme eingegliedert werden, was wiederum neue Erwartungen an Verlässlichkeit und Lebenserwartung mit sich bringt. Der zweite wichtige Trend ist die immer engere Verbindung von Elektronik und dem Produkt an sich. In der Praxis bedeutet dies ein Neudenken elektronischer Bauformen, um sich neuen Materialien, Formaten und Anwendungsbereichen anzupassen.

Die zwei versprechendsten Perspektiven in diesem Bereich bieten sich bei großformatigen Mold-Embedding-Konzepten und in der Integration aktiver Komponenten in Leiterplatten (Chip-in-Polymer). Beide Technologien fallen in den Arbeitsbereich der Panel-Level-Packaging-Forschung am Fraunhofer IZM.
 

Datenschutz und Datenverarbeitung

Wir setzen zum Einbinden von Videos den Anbieter YouTube ein. Wie die meisten Websites verwendet YouTube Cookies, um Informationen über die Besucher ihrer Internetseite zu sammeln. Wenn Sie das Video starten, könnte dies Datenverarbeitungsvorgänge auslösen. Darauf haben wir keinen Einfluss. Weitere Informationen über Datenschutz bei YouTube finden Sie in deren Datenschutzerklärung unter: https://policies.google.com/privacy
 

Forschungsschwerpunkte

Fan-out Wafer- und Panel Level Packaging

Das Fan-out Wafer Level Packaging (FOWLP) ist einer der neuesten Packaging-Trends in der Mikroelektronik: FOWLP besitzt dabei ein hohes Miniaturisierungspotential sowohl im Packagevolumen als auch in der Packagedicke.

 

Ausstattung

Fan-out Wafer- und
Panel Level Packaging Technologie