Messe / 09. Mai 2023 - 11. Mai 2023
SMTconnect
Vom 9. bis 11. Mai 2023 findet die SMT, Europas führende Fachmesse für Systemintegration in der Mikroelektronik, in Nürnberg statt. Schwerpunkte der Messe sind Design und Entwicklung, Leiterplattenfertigung, Bauelemente, Aufbau- und Verbindungstechnologien sowie Test-Equipment. Wir laden Sie herzlich ein, das Fraunhofer IZM zu besuchen! An unserem Stand können Sie die neuesten Trends der Aufbau- und Verbindungstechnik aus den IZM-Laboren kennenlernen.
Wir freuen uns auf Ihren Besuch in Halle 5!
Um intelligente Elektroniksysteme überall verfügbar zu machen, müssen ihre Komponenten über ungewöhnliche Eigenschaften verfügen. Je nach Anwendung müssen sie hochtemperaturbeständig, besonders langlebig, extrem miniaturisiert, formangepasst oder sogar dehnbar sein.
Das Fraunhofer IZM unterstützt Firmen weltweit dabei, robuste und zuverlässige Elektronik am Limit zu entwickeln, aufzubauen und in ihre spezielle Anwendung zu integrieren. Das Institut entwickelt dafür angepasste Systemintegrationstechnologien auf Wafer-, Chip- und Boardebene. Forschung am Fraunhofer IZM bedeutet, Elektronik zuverlässiger zu gestalten und sichere Aussagen zu ihrer Haltbarkeit zu machen.
Auf der SMTconnect 2023 zeigen wir Ihnen Anwendungen aus der Industrie- und Leistungselektronik und präsentieren aktuelle Forschungsergebnisse aus den Bereichen Wafer Level Packaging, Substratintegration, Assembly und Zuverlässigkeit.
Das Leistungsspektrum des Fraunhofer IZM im Bereich der Systemintegration auf Boardebene reicht von der Beratung über Prozessentwicklung bis hin zu technologischen Systemlösungen. Dabei stehen die Entwicklung von Prozessen und Materialien für Verbindungstechniken auf Board-, Modul- und Package-Ebene sowie die Integration elektrischer, optischer und leistungselektronischer Komponenten und Systeme im Vordergrund der Arbeiten.
Durch das Wafer Level Packaging erreicht das Fraunhofer IZM bei heterogenen Aufbauten die höchsten Integrationsdichten. Alle Prozessschritte werden auf Waferebene, jedoch nach Abschluss der eigentlichen Front-End-Prozesse, durchgeführt. Entwickelt werden Packages, deren laterale Größe mit den Chipabmes-sungen nahezu identisch ist. Auch werden auf dem Wafer weitere aktive oder passive Komponenten in Zwischenschichten integriert. Noch höhere Integrationsdichten lassen sich bei der 3D-Integration durch die Verwendung von Silizium-Interposern und -Durchkontaktierungen (TSVs) erreichen.
Neben einem bestmöglichen thermischen Systemdesign ist das Verständnis des thermo-mechanischen Verhaltens auf AVT-, Komponenten- und Modulebene von entscheidender Bedeutung, um die Systemzuverlässigkeit ganzheitlich abzusichern. Thermisch und thermo-mechanisch induzierte Fehlermechanismen können zum frühzeitigen Versagen der AVT führen und begrenzen somit die Lebensdauer.