Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZMDie Abteilung »Wafer Level System Integration« (WLSI) entwickelt Advanced-Packaging- und Systemintegrations-Technologien und bietet kundenspezifische Lösungen für mikroelektronische Produkte im Gesamtumfeld der Smart Systems. Ca. 60 WissenschaftlerInnen arbeiten verteilt auf zwei Standorte: Berlin und Dresden (ASSID: All Silicon System Integration Dresden). WLSI kooperiert weltweit mit Herstellern und Anwendern von Mikroelektronik-Produkten, Anlagenherstellern sowie Materialentwicklern aus der chemischen Industrie.
Wafer Level System Integration
Reiternavigation
Leistungsangebot
2.5/3D-Technologien
- TSV Integration
- Silicon interposer TSV first
- TSV via middle
- TSV via last
- Device stack
- TGV Integration
- TGV formation for glass interposer
- 2.5/3D Interposer
- Backside Interconnects
- 3D Stack Formation
High-Density Redistribution
- High Density Redistribution
- Mehrlagenumverdrahtung
- Polymere für die hochdichte Interconnects
- Integration von passiven Komponenten
- Glassubstrate und -schichten
- Fan-out Wafer-Level Packaging
Wafer-Bumping
- Wafer Bumping mittels Electroplating
- Solder & pillar bumps
- Fine-pitch bumping für Pixeldetektoren
- Herstellung von nanoprösen Goldstrukturen
- Mechanisches Gold-stud-Bumping
- Single-Chip-Bumping
- Electrochemische Deposition
Wafer-Bonden
- Permanentes Wafer-zu-Wafer-Bonden
- Temporäres Waferbonding für das Handling von dünnen Wafern
- Wafer-Level-Capping
Dünnen/Vereinzeln/Sägen
- Back grinding tape lamination
- Wafer backgrinding
- Polishing
- mechanical blade dicing
- laser grooving
- laser stealth dicing
- wafer edge trimming
High-Density Assembly
- Fine pitch assembly für Pixeldetektoren
- Verbindungsmetallurgie und Prozesse
- Thermo-Compression-Bonden
- Chip-Stacking
- Fine-pitch flip chip (FC) assembly & die bonding
- Wafer-level solder ball attach (100 – 500 μm)
- Evaluierung von Niedrig-Temperatur Assemblierungstechnologien
- Evaluierung von flussmittelfreien Lötverbindungen mit Selbstausrichtungsfähigkeit
- Zuverlässigkeitsuntersuchungen von Flip-Chip-Interconnects
Fehleranalyse & Zuverlässigkeitsuntersuchungen
- Metrology: Bump-Höhen / TSV-Tiefenmessung, Defektanalyse, Topologie, Schichtdicken, Waferdicke & bow/ warp (VIS), Waferdicke (infrarot), Chipwölbung-Messung, physikalische Fehleranalyse, Präparationstechniken 3D Stack
- FIB / REM imaging
Sensor-Entwicklung
- Sensordesign
- Zuverlässigkeit und Lifetime-Optimierung
- Standard- und kundenspezifisches Packaging mit integrierter Sensor-Datenprozessierung wie z.B. TO8, Packages mit Medienseparierung, Molding
- Charakterisierung von Drucksensoren (10 m-100 Bar), Gas- und Beschleunigungsensoren (up to 40 g)
- Planare Technologie (SiO, SIN Abscheidung, Sputtern)
- Überblick Leistungen
Photonische & Plasmonische Systeme
Ausstattung
Electro-Optical Workbench
Die Abteilung WLSI verfügt an beiden Standorten über Reinräume und Labore mit hochmoderner produktionskompatibler Aurüstung. Neben einer besonderen Flexibilität bei der Prozessierung von unterschiedlichen Wafergrößen, zeichnet beide Prozesslinien aus, dass sie sich höchstindividuell an spezifische Prozessbedingungen anpassen können. Die Prozesslinie am IZM-ASSID ist im besonderen Maße auf die Realisierung einer produktionsbezogenen und industriekompatiblen Entwicklung und Prozessierung ausgelegt.
Darüber hinaus gibt es in Berlin mit dem PhoxLab eine unabhängige und neutrale Plattform für Benchmarking und Präsentation von photonischen Komponenten und Lösungen für verschiedene Hierarchielevel, Architekturen und Protokolle in Datencentern.