Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZMLow-Cost-Through Mold Vias
Da die Mikrosystemtechnik noch immer eine junge Branche mit vergleichsweise kurzen Innovationszyklen ist, sind Integrationstechnologien für die Aufbau- und Verbindungstechnik essentiell. Neue Massenanwendungen kommen im Schnitt alle vier Jahre auf den Markt. Hierbei wesentlich ist die Integration der Sensorelemente mit der Logik und den Speicherbauelementen. Der Schritt von der intelligenten Integration zur integrierten Intelligenz ist hierbei zwingend. Höhere Integration auf einer Ebene führt zwangsläufig zu einer nicht mehr tolerierbaren Verdrahtungskrise. Der Schritt in die dritte Dimension ist daher notwendig. Stapeltechniken auf Waferebene sind aus verschiedenen Gründen nicht zielführend. Hier sei nur die Problematik „Wafertest“, „Chipgeometrie“, „Ausbeute“ und „Kosten“ genannt. SoC (System-on-Chip) ist für die Kombination Sensor und CMOS-Logik bis auf weiteres produktionstechnisch nicht realisierbar. In diesem Projekt soll die Technologieentwicklung auf etablierte Molding-Prozesse aufbauen. Diese sind seit Jahren die Basistechnologie für die Verkapselung von ICs. Neue Entwicklungen im Bereich Materialien sind dazu nicht notwendig.
Im Projekt LowCostTMV wird auf Erfahrungen aus bereits erfolgreich durchgeführten Projekten aufgebaut und ein neuer synergetischer Ansatz verfolgt. Eine Erweiterung auf eine hochdichte 3D-Stapeltechnik birgt daher nur marginale Risiken für die Produktion von neuen Mikrosystemen. Für die Verdrahtung sollen hierbei sowohl etablierte Dünnfilmumverdrahtungstechniken modifiziert als auch Leiterplattentechniken angepasst werden. Die elektrische Durchführung der Signal- als auch Power/Ground-Leitungen soll durch das neue Konzept der Via-Chips realisiert werden. Durch eine Erweiterung der Technologie kann auch eine effiziente Wärmeabfuhr bei der Verwendung von Leistungshalbleitern realisiert werden. Auch hier kann auf bestehende Dünnfilmtechniken zurückgegriffen werden. Stapelbare, hochintegrierte 2+-Chip-Packages sind dadurch durchgängig SMD-fähig.
Die zu evaluierende Technologie besitzt dabei großes Potential kostengünstige Packaging-Lösungen für kleine und mittelständige Unternehmen zu generieren. Die Verwendung der Wafermoldtechnologie ermöglicht dabei eine flexible Anpassung an die Stückzahl und auch die Verwendung von Einzelchips. So können die Prozesse zur Umverdrahtung sowohl mit 6“ als auch mit 8“ Equipment erfolgen. Die auf der Leiterplattentechnologie basierende Umverdrahtung bietet dabei auch die Möglichkeit, kostengünstige Lösungen bei sehr geringen Stückzahlen bereitzustellen, da hier keine Initialkosten für Masken anfallen.